查看: 227|回复: 0
收起左侧

Codasip和IAR强强联手,共同演示用于RISC-V的双核锁步技术

[复制链接]

  离线 

  • TA的每日心情
    拍拍
    2022-10-3 08:50
  • 签到天数: 1 天

    [LV.1]

    发表于 2023-3-15 15:31:12 | 显示全部楼层 |阅读模式

    有人预言,RISC-V或将是继Intel和Arm之后的第三大主流处理器体系。欢迎访问全球首家只专注于RISC-V单片机行业应用的中文网站

    您需要 登录 才可以下载或查看,没有帐号?立即注册

    x
    本帖最后由 魏定国 于 2023-3-15 15:30 编辑

    Codasip和IAR强强联手,共同演示用于RISC-V的双核锁步技术
    —— IAR获得ISO 26262认证的工具支持基于屡获殊荣的Codasip L31内核的参考设计


    德国纽伦堡,2023年嵌入式世界展会(Embedded World 2023),2023年3月14日——Codasip和IAR共同宣布将强强联手为低功耗嵌入式汽车应用提供全新的创新支持,双方将联手为客户提供屡获殊荣的Codasip L31内核和获得安全性认证的最新版本IAR Embedded Workbench for RISC-V开发工具链。此次合作可为汽车应用开发人员提供一条便捷之道,以帮助他们推出基于多功能的Codasip L31内核且符合ISO 26262认证标准的嵌入式应用。
    国外芯片技术交流-Codasip和IAR强强联手,共同演示用于RISC-V的双核锁步技术risc-v单片机中文社区(1)
    Codasip的双内核锁步参考设计在一个双核故障检测子系统中部署了两个Codasip L31内核。Codasip的L31是一款低功耗、通用型嵌入式RISC-V CPU,它实现了性能和功耗的完美平衡,而且这种多功能CPU可在一个非常小巧紧凑的硅片面积中实现本地处理能力。它可以轻松地使用Codasip Studio工具进行定制,适用于从物联网设备到工业和汽车控制等应用,或作为大型系统的深度嵌入式内核。

    IAR Embedded Workbench for RISC-V的功能安全版本已通过了TÜV SÜD的认证,符合10个不同标准的要求,其中也包括ISO 26262功能安全标准。IAR在服务合同有效期内将为客户提供有保证的支持,包括验证过的服务包,以及已知漏洞和问题的定期报告。IAR Embedded Workbench for RISC-V当前可支持Codasip L31内核的现有版本以及双核锁步参考架构。

    Codasip汽车业务和产品副总裁Jamie Broome表示:“在降低复杂性和成本的同时,对加速创新的需求还在不断增加;在这些因素的推动下,汽车市场正在迅速转变;这正是RISC-V提供的优势。Codasip正在交付具有绝对所有权和控制权的定制计算。通过与IAR的合作,我们为汽车企业的产品认证提供了一个简单直接的解决方案,以满足ISO 26262和其他功能安全和安全标准。”

    IAR首席技术官Anders Holmberg评论道:“Codasip是RISC-V生态系统的重要成员,我们携手为我们的汽车客户创造更多的可能性。此外,由于两家公司的总部都位于欧洲,我们有能力为全球的客户提供支持;同时在我们周边还高度集中了领先的汽车制造商和供应商。”

    Codasip和IAR将于3月14日至16日在德国纽伦堡举行的2023年嵌入式世界展会(Embedded World 2023)上展示他们的解决方案。Codasip将在展台4-565上演示使用IAR工具的已认证版本来开发双核锁步方案的实现方法。IAR将在展台4-149上演示其用于RISC-V的开发工具链。






    上一篇:Canonical针对PolarFire RISC-V 开发板,推出优化的 Ubuntu 镜像
    下一篇:回看JimKeller采访:谈RISC-V、Chiplet和AI
    RISCV作者优文
    全球首家只专注于RISC-V单片机行业应用的中文网站
    回复

    使用道具 举报

    高级模式
    B Color Image Link Quote Code Smilies

    本版积分规则

    关闭

    RISC-V单片机中文网上一条 /2 下一条



    版权及免责声明|RISC-V单片机中文网 |网站地图

    GMT+8, 2024-4-26 14:35 , Processed in 1.265854 second(s), 48 queries .

    快速回复 返回顶部 返回列表