有人预言,RISC-V或将是继Intel和Arm之后的第三大主流处理器体系。欢迎访问全球首家只专注于RISC-V单片机行业应用的中文网站
您需要 登录 才可以下载或查看,没有帐号?立即注册
x
芯片从宏观到微观,达到最底层,其实全是晶体管以及连接它们的导线。芯片的制造过程包括芯片设计、晶圆生产和芯片封装以及测试等环节; 1. 芯片设计: 芯片设计是行业的顶端,包含电路设计、版图设计和光罩制作。设计方 面的主要环节是电路设计,需要考虑多方面因素以及涉及多元知识结构。版图设计 和光罩可以借助计算机程序; 2. 晶圆生产: 包括了晶圆片生产环节、光罩光刻环节,晶圆处理和测试。其中光罩刻 蚀环节最复杂,刻蚀要求越来越高。高纯度硅晶片的提纯和切割同样依赖于工艺技 术。目前芯片的主要成本在晶圆生产环节; 3. 芯片封装: 芯片封装是对生产完毕的IC晶圆片进行切割和接线焊接以及装测,处于 行业下游,整体工艺和技术不断发展; 4. 芯片测试: 是对成品芯片进行检测,属于质量控制环节。 芯片设计,也叫集成电路设计,简称:IC设计(integrated circuit),这是整个产业链高端的部分,主要由于芯片核心的底层架构(知识产权和技术壁垒)被掌握在少数厂商手中,专利费可能达到设计成本的50%以上。 代表企业有:博通(NASDAQ:AVGO)、高通(NASDAQCOM)、英伟达(NASDAQ:NVDA)和华为企业旗下的海思。 芯片设计从功能到布线基本分为五个步骤,在设计过程中涉及芯片硬件设计和软件协同。 1. 功能设计阶段:确定产品的应用场合,设定诸如功能、操作速度、接口规格消耗功率 等规格制定,作为电路设计的依据。可同时规划软件模块及硬件模块的划分。 2. 设计描述和行为级验证:依据功能将SOC(System-on-a-Chip,系统级芯片),划分为若干功能模块,并决定实现这些功能将要使用的IP核。此阶段间接影响SOC内部架构、各模块间互动的讯号,及未来产品的可靠性。之后,用VHDL 或Verilog 等硬件描述语言实现各模块的设计,和电路仿真器进行功能验证。该阶段仿真未考虑电路实际延迟,也无法获得精确结果。 3. 逻辑合成:确定设计描述正确后,使用逻辑综合工具(synthesizer)进行综合。综合 过程中,需要选择适当的逻辑器件库(logic cell library),作为合成逻辑电路时的参考依据。综合工具支持的HDL语法均是有限的,一些过于抽象的语法只适于作为系统评估时的仿真模型,而不能被综合工具接受。 4. 门级验证:门级功能验证是寄存器传输级验证。主要的工作是要确认经综合后的电路是否符合功能需求,一般利用门电路级验证工具完成。注意,此阶段仿真需要考虑门电路的延迟。 5. 电路布局与绕线:将设计好的功能模块合理地安排在芯片上,规划好它们的位置。各模块之间的连线通常比较长,因此,产生的延迟会严重影响SOC的性能,尤其在0.25微米制程以上,这种现象更为显著。 目前,这一个行业仍然是中国的空缺。 整个集成电路市场IC设计将近1000亿美元体量,前五名占据50%的市场份额,其中博通和高通占据30%。市场集中度非常高。 美国最近升级对华为的打压措施,禁止华为使用芯片设计中最常用的EDA软件。 EDA,电子设计自动化(Electronics Design AutomaTIon),作为计算机辅助工具,EDA工具软件可大致可分为芯片设计辅助软件、可编程芯片辅助设计软件、系统设计辅助软件等三类。可以进行电路设计与仿真,PCB自动布局布线,可输出多种网表文件与第三方软件接口。 作为芯片设计的关键软件技术,没有EDA几乎就无法研发出芯片,而高端的EDA软件目前被Cadence、Synopsys、Mentor三家美国公司垄断,这三家EDA软件公司占据了国内95%的市场份额。
|