RISC-V & rocket-chip目录

新ちゃん

目录

大家好，为了使更多人认识和研究RISC-V与rocket-chip，我将分享我学习RISC-V和rocket-chip的资料。有部分是官方的开源资料，有部分是我个人对RISC-V和rocket-chip的研究。资源来源于网络和我自己的实验，若有关于rocket-chip的问题与合作也可以联系我。

关于rocket-chip的项目，我将会从以下几方面进行分享，内容会随我的研究不断增加：

1、RISC-V & rocket-chip
1.1 用户指令集的解读
1.2 特权指令集的解读
1.3 Debug指令集的解读

2.1、windows下仿真环境的搭建
2.1.1 Debussy的使用
2.1.2 Modelsim的使用
2.1.3 Iverilog & GTKWave的使用

2.2、Linux系统中VCS、Dve & Verdi的使用

3、rocket-chip项目的具体内容

3.1 rocket-chip的项目架构

3.2 工具链的编译与使用

3.3 riscv-isa-sim的使用

3.4 riscv-tests的使用

3.5 riscv-openocd的使用(因为我没有硬件，这个暂时不写了)

3.6 chisel3的安装与使用

3.7 Chisel3 & Scala & Rocket-chip verilog的生成

3.8 如何建立自己的RISC-V编译环境?–C_Code

3.9如何建立自己的RISC-V编译环境?–汇编

4、rocket-chip的代码分析
4.1 chisel3 & scala & rocket-chip verilog的生成

4.2 如何配置一个自定义的rocket-chip

4.3 rocket-chip流水线、ICache & DCache的结构

4.4 rocket-chip的中断使用
4.5 Tilelink协议
4.6 结合rocket-chip研究debug协议
4.7 ROCC & Example
4.8 RISC-V矢量指令集学习记录

5、其他
5.1 riscv-sodor & rocket-chip流水线分析
链接：
riscv-sodor-rv32_1stage：
https://blog.csdn.net/a_weiming/article/details/90973965
https://blog.csdn.net/a_weiming/article/details/91659714
https://blog.csdn.net/a_weiming/article/details/92742729
https://blog.csdn.net/a_weiming/article/details/98662433
https://blog.csdn.net/a_weiming/article/details/105060528

riscv-sodor-rv32_2stage：
https://blog.csdn.net/a_weiming/article/details/98523790
https://blog.csdn.net/a_weiming/article/details/100024102
riscv-sodor-rv32_3stage：
https://blog.csdn.net/a_weiming/article/details/100086873
https://blog.csdn.net/a_weiming/article/details/105061193

5.2 freedom项目简介

5.3 rocket-chip的功能说明

Rocket-Chip功能说明：

Rocket-Chip-Rom

Rocket-Chip-Hardware_Performance_Monitor：

Rocket-Chip复位向量的修改：

Rocket-Chip-PLIC：

Rocket-Chip-Local_Interrupt：

本篇完，感谢关注：RISC-V单片机中文网