查看: 1415|回复: 0
收起左侧

RISC-V 开源 IP 大全

[复制链接]

  离线 

  • TA的每日心情
    奋斗
    2021-3-3 12:32
  • 签到天数: 10 天

    [LV.3]

    发表于 2020-8-24 11:37:18 | 显示全部楼层 |阅读模式

    有人预言,RISC-V或将是继Intel和Arm之后的第三大主流处理器体系。欢迎访问全球首家只专注于RISC-V单片机行业应用的中文网站

    您需要 登录 才可以下载或查看,没有帐号?立即注册

    x
    本帖最后由 皋陶 于 2020-8-27 14:02 编辑

    最近开始研究 RISC-V 设计,从指令集架构开始,到数据通路,到控制通路,来实现整个 RISC-V CPU 甚至是 RISC-V SoC 的设计。


    先来研究一下所有的 RISC-V 开源 IP 以及对应的开发板:


    SiFive(上海赛昉科技有限公司):Arty A7 35T、Arty A7 100T、Nexys A7/ Nexys 4 DDR、Nexys Video、Genesys 2


    Ariane(瑞士苏黎世理工学院开源项目):Nexys Video、Genesys 2


    Hummingbird 203(武汉芯来科技):Arty A7 35T、Arty A7 100T


    LowRISC(剑桥大学开源项目):Nexys A7/ Nexys 4 DDR


    OpenTitan(谷歌开源项目):Nexys Video A7


    Rocket-Chip(伯克利大学开源项目):Zybo Z7


    PULPino(瑞士苏黎世理工开源项目):Zybo Z7


    以及网上博客和个人网站中,还有个人写的小型 RISC-V CPU 也可以参考。

    本篇完,感谢关注:RISC-V单片机中文网




    上一篇:RISC-V 六种基本指令格式
    下一篇:Rocket - spec - RISC-V规范整理
    RISCV作者优文
    全球首家只专注于RISC-V单片机行业应用的中文网站
    回复

    使用道具 举报

    高级模式
    B Color Image Link Quote Code Smilies

    本版积分规则

    关闭

    RISC-V单片机中文网上一条 /2 下一条



    版权及免责声明|RISC-V单片机中文网 |网站地图

    GMT+8, 2024-3-29 01:41 , Processed in 0.351216 second(s), 45 queries .

    快速回复 返回顶部 返回列表