查看: 846|回复: 0
收起左侧

RISC-V架构中断定义

[复制链接]

  离线 

  • TA的每日心情
    奋斗
    2021-3-3 12:32
  • 签到天数: 10 天

    [LV.3]

    发表于 2020-8-24 10:40:25 | 显示全部楼层 |阅读模式

    有人预言,RISC-V或将是继Intel和Arm之后的第三大主流处理器体系。欢迎访问全球首家只专注于RISC-V单片机行业应用的中文网站

    您需要 登录 才可以下载或查看,没有帐号?立即注册

    x
    本帖最后由 皋陶 于 2020-8-26 19:06 编辑

    RISC-V架构定义的中断类型分为4种:外部中断、计时器中断、软件中断和调试中断。


            (1)外部中断是指来自于处理器核外部的中断,譬如外部设备UART、GPIO等产生的中断。


            (2)计时器中断是来自计时器的中断。


            (3)软件中断是指来自软件自己触发的中断。


            (4)调试中断,专用于实现调试器(Debugger)


    本篇完,感谢关注:RISC-V单片机中文网




    上一篇:从零开始学RISC-V之IFU初探
    下一篇:当区块链遇见 RISC-V(原篇)
    RISCV作者优文
    全球首家只专注于RISC-V单片机行业应用的中文网站
    回复

    使用道具 举报

    高级模式
    B Color Image Link Quote Code Smilies

    本版积分规则

    关闭

    RISC-V单片机中文网上一条 /2 下一条



    版权及免责声明|RISC-V单片机中文网 |网站地图

    GMT+8, 2024-4-20 04:51 , Processed in 0.576378 second(s), 45 queries .

    快速回复 返回顶部 返回列表