核芯互联科技有限公司首席架构师陈亮：特色外设IP加速RISCV

小飞飞

2019年9月3—5日，第二届全球IC企业家大会暨第十七届中国国际半导体博览会（IC China 2019）在上海举办。

核芯互联创始人团队

大会期间，由中国RISC-V产业联盟（CRVIC）承办的RISC-V产业化与开发者分论坛于9月4日举办。

分论坛以“RISC-V赋能新核芯时代”为主题，由中国RISC-V产业联盟秘书长滕岭主持，7位企业家在论坛上发表了精彩演讲。

当人们提到RISC-V的敏捷开发，就不能不提到DSL（数字用户线路）和HLS（基于HTTP的流媒体网络传输协议）。

然而，这些概念源于学术界，如何将这些概念落实到产业中，成为业界面临的困境之一。

陈亮指出，一提到RISC-V，大家便和开发效率联系在一起，显然，敏捷开发似乎成了该产业的标签之一。

尽管设计效率并不等同于产品竞争力，但我们还是可以致力于推动RISC-V的敏捷开发。

在陈亮看来，RISC-V整个产业的落地形态与前些年的手机市场比较相似，华为P20之所以奠定了在整个手机行业中的地位，除了核心——麒麟970芯片之外，还要归功于摄像头。

事实上，是产品外部设计推向产品走向极致。

RISC-V的落地也应是同一个思路。陈亮认为，若要提高RISC-V SoC产品竞争力，克服核心、编译器、操作系统、总线、软件栈、社区等方面的难题固然重要，不过DSA和特色IP设计也不失为两种“曲线救国”的途径。

DSA研发的确有一定门槛，而IP设计却大有门道，且值得研究。

特色外设IP能够降低用户的使用难度，加速用户上手，也能提供一些额外的性能，满足用户对多应用场景的使用需求。

陈亮认为，优秀的SoC产品，需要数字、模拟IP双管齐下。在数字IP中，TCP/IP栈对开发者较为友好，不对开发者的理解能力做过高要求，支持TCP、ICMP、IGMPv1/v2、IPv4等协议标准和TCP服务器，具有易于使用、低延迟、低功耗、易卸载等特性。

在模拟IP中，紧密耦合能将其合并在CPU流水线上，具有灵活的运行时间、特定的周期和超低的响应延迟，紧耦合的内存层次结构（寄存器、缓存、缓冲区）之间可实现灵活的数据共享，不受系统总线和外部内存带宽的限制。

本篇完