查看: 934|回复: 0
收起左侧

Ashling宣布RiscFree支持Arm和RISC-V的同时调试

[复制链接]

  离线 

  • TA的每日心情
    奋斗
    2021-1-15 13:53
  • 签到天数: 26 天

    [LV.4]

    发表于 2021-1-15 20:14:40 | 显示全部楼层 |阅读模式

    有人预言,RISC-V或将是继Intel和Arm之后的第三大主流处理器体系。欢迎访问全球首家只专注于RISC-V单片机行业应用的中文网站

    您需要 登录 才可以下载或查看,没有帐号?立即注册

    x
    本帖最后由 新ちゃん 于 2021-1-15 20:14 编辑

    Ashling是一家嵌入式开发工具提供商,日前宣布在Ashling的RiscFree中为异构多核ArmRISC-V开发提供高级支持IDE和调试器。该解决方案允许复杂的多架构、多核异构项目的开发人员使用连接到多核目标设备的单个调试探针。

    越来越多的设计师开始转向多核设计,并将不同的处理器架构(即异构内核)集成到单个SoC上。随着工业、汽车、医疗、电信、人工智能和物联网设计的发展和需求,SoC设计变得越来越复杂,需要组合多个CPU核(如ArmRISC-V)已成为一种必须,而不仅仅是奢侈品,以满足新兴市场的需求,包括功能、性能和功耗要求。

      Ashling RiscFree IDE现在为嵌入式开发市场提供了一个工具集,使用一个调试器实例,使用JTAG或Arm SWD Coresight核心调试接口编程和调试Arm和RISC-V嵌入式设备的任何组合。


    国外芯片技术交流-Ashling宣布RiscFree支持Arm和RISC-V的同时调试risc-v单片机中文社区(1)


      “我们很高兴宣布RiscFree与我们的Arm和RISC-V客户和生态系统合作伙伴密切合作,为Arm和RISC-V设备提供多核、同步调试支持。”Ashling董事总经理Hugh O'Keeffe表示,“随着多核设计的激增,我们相信Arm和RISC-V内核SoC的结合将在包括人工智能和基于物联网的设计在内的市场上建立强有力的立足点。”


      结合Ashling的硬件调试和跟踪探针,RiscFree在同一个调试实例中提供专用的调试视图,允许同时对所有目标核心进行可见性和控制。








    上一篇:David Patterson:RISC-V将成为世界上最重要的指令集
    下一篇:Glitch Free时钟切换技术
    RISCV作者优文
    全球首家只专注于RISC-V单片机行业应用的中文网站
    回复

    使用道具 举报

    高级模式
    B Color Image Link Quote Code Smilies

    本版积分规则

    关闭

    RISC-V单片机中文网上一条 /2 下一条



    版权及免责声明|RISC-V单片机中文网 |网站地图

    GMT+8, 2024-3-29 17:43 , Processed in 0.549391 second(s), 47 queries .

    快速回复 返回顶部 返回列表