对于RISC-V的初步学习理解——RISC-V简介
本帖最后由 新ちゃん 于 2020-8-17 00:55 编辑（刚刚投入芯片行业学习的新人，存在理解错误的地方欢迎指出，并探讨，还请多多包涵，谢谢！）
RISC-V是区别于 INTEL x86架构、arm架构的另一种芯片内核架构。
RISC-V，主要区别于当代成熟流行商业内核架构在于，RISC-V是属于开源的内核架构，并且最为重要的一点是，发布RISC-V的基金会和研发机构，允许商家在RISC-V架构上进行非标准的指令扩展，同时不需要对外公开。这样有利于商家形成自身封闭的、完整的、完善的指令结构体系。（正如苹果利用unix的公开资源，开发出macos，形成自身的封闭系统结构）
RISC-V
1、支持模块化可配置的指令子集
在RISC-V的指令集结构体系中包括有：基本整数指令集“I”、标准扩展“M”、“A”、“F”、“D”、“L”、“Q”等，以及支持商家企业研发的非标准扩展。
在研发产品适用的MCU、cpu，可以根据所需要的指令集子集加入适当的RISC-V内核模块，相对来说这样对芯片的设计更加的灵活。
2、同时区别于MIPS架构，放弃了分子延迟槽的设计，大大的简化了芯片设计的复杂程度。 在高性能的方面的芯片设计，采用高精度的分支预测算法来实现。
3、无条件码执行，均采用条件分支跳转
4、无零开销硬件循环
2、3、4均在硬件电路结构设计方面简化芯片设计
5、支持可变长指令编码
支持“C”标准扩展，RV xx I /G均为32位指令长度，而C扩展指令为16位指令长，大大的节约了编码空间提高编码密度。本篇完
页:
[1]