新ちゃん 发表于 2020-8-3 22:49:51

比肩ARM和MIPS:RISC-V生态最缺的究竟是什么?

本帖最后由 ニコ·ロビン 于 2020-8-3 22:55 编辑

历经九年时间的发展,过去曾一度不被业界看好的RISC-V指令集,今天已成为行业一颗耀眼的新星。
因其具备开源及可扩展等多项应用优势,获得了谷歌、英伟达、三星、高通、海思、西部数据以及阿里等众多科技巨头的青睐,并由此建立起了一个汇聚全球240多家知名会员企业的大型基金会组织。
不过,RISC-V想要全方位导入芯片市场,与ARM以及MIPS分庭抗礼,其背后的生态建设尤为关键,这也是当前RISC-V中国化面临的的最大问题之一。
作为RISC-V基金会的重要成员,西部数据和英伟达等主流芯片设计大厂都相继发表了态度和规划,比如今年2月,西部数据就宣布了未来每年将使用10亿个RISC-V核的规划,英伟达也宣布将把RISC-V用于GPU内部的控制器,美国DARPA也正资助一些公司基于RISC-V设计航天器的宇航芯片。
除此,还有众多中国的芯片公司比如海思、阿里也都在基于RISC-V开发面向IoT的智能芯片、面向安全的芯片以及服务器上的主板管理控制器等等。
而且,软件生态上也有UltraSoC这类领先软件技术公司持续发力,其生态如今正慢慢完善,比如调试工具链、中断控制器、JVM、LLVM、Python等开发者常用的软件工具都日益丰富。
RISC-V生态:软件究竟有多重要?
自从RISC-V被引入中国市场以后,本土芯片企业对其的关注度可谓空前高涨。据统计,目前国内已经有多达65家左右的芯片厂商已开始利用RISC-V指令集来做芯片设计,随着这些厂商陆续在该指令集上尝到甜头,未来也不免会有更多的公司会加入这一行列。
不过,目前的RISC-V生态,最稀缺的并非硬件,更多的还是软件。
因为,随着IoT及AI这类新兴应用的爆发,市场对芯片的安全性、智能化以及算力等特性都提出了更为严苛的要求。
这也使得一款芯片的流片成本愈发高昂,小则几百万,大则上千万甚至更高,若是没有高效、可靠及侦错能力强的软件技术来调试和分析芯片系统,为一次性成功设计和流片保驾护航,任何一家采用该指令集的芯片厂商都需要为哪怕是一丁点的误差付出沉重的代价。
以AI芯片设计为例,同一颗芯片上,往往需要放置一千个RISC-V处理器和人工智能/机器学习(AI/ ML)的加速器,这就使得SoC的规模非常庞大。除此之外,机器学习和人工智能算法通常具有内在的不确定性。
因为,它们需要通过“学习”来设计自己解决问题的方法,而系统的原型设计师不可能预测到在最终应用中它们将如何表现。因此,对芯片行为的全生命周期监测是获得芯片内部运行及更广泛系统真实情况的唯一方法。

  UltraSoC首席执行官Rupert Baines
就应对多个异构处理器、标准和专有的总线结构甚至定制逻辑电路的能力而言,UltraSoc的解决方案在市场上是独一无二的,UltraSoC首席执行官Rupert Baines告诉记者:“通过对架构的大幅度扩展,使我们如今能够更加领先于传统解决方案(无论是在调试和开发领域),还是支持我们的客户去集成全生命周期监测功能,以确保实现安全防护、功能安全和实际性能的优化,能够极大的帮助客户快速、准确且高效的推动产品上市。”

  UltraSoC合作伙伴
记者获悉,新的UltraSoC架构能够高效地监测无数个用于构造最复杂SoC产品的内部构建块,并分析它们之间的交互对系统级行为产生的影响。这些新功能支持SoC设计人员构建具有多达65,000个组件的片上监测和分析系统,从而为拥有数千个处理器的系统提供无缝支持。未来,随着功能的迭代,还可以支持拥有更多数量处理器的百万兆级(Exascale)系统。
除了显著提升的扩展能力之外,新的系统内存缓冲区(SMB)知识产权(IP)还支持嵌入式分析基础架构去处理多核系统生成的大量数据,以及应对“突发”的实际流量。
首个商用RISC-V处理器跟踪技术解决了什么?
ARM生态之所以如此成功,归根结底就是因为其所具备近乎一切你能想象到和需要使用到的各种软件工具,而这对RISC-V生态的壮大也至关重要。就比如其中的处理器跟踪方案,众所周知,跟踪功能是SoC系统开发工程师的关键工具,它可以帮助工程师快速且详细的查看程序执行的情况和行为。    就像ARM的ETM跟踪宏单元,程序执行时,ETM可以通过产生对处理器地址、数据及控制总线活动的追踪来获得处理器的全速操作情况,开发人员可控制断点和观察点的位置并配置各种跟踪功能。
但这种关键的处理器跟踪方案,却恰恰是RISC-V当前的短板。
不过,现在也有像UltraSoc这样一些行业领先的软件技术公司开始加入到RISC-V生态中,通过技术上的创新和改进正逐步弥合该软件生态缺憾。
2017年6月,UltraSoC推出了业界首款且现在仍然是唯一一款商用的RISC-V处理器跟踪解决方案;2018年2月,UltraSoC正式推出的业界首款商用的RISC-V处理器跟踪技术IP,受到了晶心科技、Codasip、Roa Logic、SiFive和Syntacore这5家内核供应商的支持。

  UltraSoC同时支持多种架构的Debug
Rupert Baines介绍:“ UltraSoC是RISC-V生态的坚定支持者,UltraSoC推出的这种嵌入式分析技术能够支持各种非常强大的多核系统级芯片(SoC)实现,并支持被称为异构系统的、包含多种不同类型处理器的系统的无缝开发和调试。”
记者获悉,UltraSoC的跟踪编码器能同时支持32位和64位RISC-V设计,IP模块可以与UltraSoC产品组合的其他部分进行集成,并支持开放架构和业界标准架构方式,在SoC的核心部分设置自分析功能,能够帮助汽车、企业信息技术、物联网等应用管理复杂性和改善上市时间、设计成本、可靠性和安全防护能力。
其中,Rupert Baines也重点强调了周期精确的跟踪能力,他表示:“对于软件工程师而言,只要应用能正常运行就可以,他们并不关心每个周期的性能。
但是对于一些特殊的应用,比如5G基站的调制解调器或者一些高速存储器件,都需要知道特定的时序,时间戳要对应。为此,我们最新推出的是周期精确追踪技术,通过增加周期精确的追踪功能,开发人员不仅能够查看器件内部发生的情况,更为关键的是可以看到发生某些情况的时间。”
据UltraSoC方面介绍,访问这种周期精确的追踪信息,意味着致力于深度嵌入式应用的客户将能够准确地查看他们的代码执行的周期数,是否存在停顿和依赖关系,以及它们持续了多长时间。掌握了这些信息,系统设计人员可以进一步优化其设计并获得最大的效率收益,这种技术的实现,无疑让RISC-V的软件生态丰富度又离ARM更近了一步。
小结
尽管如此,RISC-V的生态建设之路仍然很漫长,UltraSoC的加入只是让RISC-V在软件生态上获得了一个坚定的支持者。
但一己之力十分微薄,RISC-V想要接近ARM那般强大的生态,除了需要基金会各成员的努力之外,还需要吸引和揽入更多如UltraSoC这样的软件技术大牛公司。
毕竟,处理器的调试和监测只是其中一环,更多层面的软件工具和方案,RISC-V目前还并未覆盖到,工具链仍很不完善,这也是目前没有一家芯片公司敢于将大部分业务交递到RISC-V上来的关键原因。
但随着西部数据SweRV Core以及英伟达GPU等越来越多芯片巨头采纳RISC-V,相关芯片市场份额的大幅增长,也将让更多的软件技术公司看到这块的商机,RISC-V软件生态的完善仅仅只是时间的问题。 本篇完
页: [1]
查看完整版本: 比肩ARM和MIPS:RISC-V生态最缺的究竟是什么?