UltraSoC和Lauterbach就RISC-V展开的合作，扩展其调试和开发环境
英国剑桥和德国 Hoehenkirchen-Siegertsbrunn日前，UltraSoC 和 Lauterbach 宣布扩展其协同提供的通用系统级芯片（SoC）开发和调试环境，将增加对 RISC-V 开源处理器架构提供的支持。将 RISC-V 纳入到产品组合中承续了两家公司的承诺，即致力于支持业界所用的所有主要处理器架构，并为采用了多家供应商的不同 CPU 的异构系统设计人员提供最佳的开发工具。
UltraSoC 最近成为了第一家宣布对 RISC-V 架构处理器提供跟踪解决方案的公司。将其与 Lauterbach 的 TRACE32 套件结合起来，可以让 RISC-V 开发人员获得强大的调试、跟踪和逻辑分析工具，以加快开发速度并创造出整体质量更佳的成果。
“各种异构架构的应用正在快速增长，而 RISC-V 的兴起则表明设计师们比以往任何时候都不希望在架构选择上受到限制。” Lauterbach 总经理 Stephan Lauterbach 表示。“我们与 UltraSoC 的现有合作展示了将我们各自提供的、独立于供应商的开发工具结合在一起后的力量 —— 让我们的客户有能力去对其芯片中使用的 IP 及开发调试环境都可以做出选择。”
http://file.elecfans.com/web1/M00/46/2E/o4YBAFqVHouABiFTAADV40KO6k0797.png
UltraSoC 首席执行官 Rupert Baines 补充道：“在整个行业中，人们对于新兴的 RISC-V 作为一种开源处理器表现出了越来越浓的兴趣。这在异构多核架构中尤其重要：工程师们都希望选择可‘混合’和‘匹配’的内核，并为每种应用自由地选择最佳设计。许多开发工具都与某一家供应商绑定，或者只在一个狭窄的范围内工作。Lauterbach 和 UltraSoC 分享了其在工具上的一个愿景，这些工具支持工程师去完成一个系统的所有部分，并始终支持所有的架构。”
TRACE32 是一组包含各种集成化调试环境的模块化开发工具，它支持所有通用嵌入式微处理器架构，并拥有调试、跟踪和逻辑分析功能。
UltraSoC 通过在 SoC 中嵌入监测和分析硬件，以加速开发、降低成本并产出更佳性能的产品。这种嵌入式、覆盖全系统的智能技术是非侵扰性的，并以线速执行。将 Lauterbach 的 TRACE32 和 UltraSoC 的嵌入式 IP 结合在一起，可让设计团队能够完全可见其器件在现实世界中的行为 —— 这对加速开发过程至关重要，尤其可简化复杂的调试过程，这一过程在一款典型 SoC 的全部开发工作中将消耗高达一半的工作时间。
UltraSoC 和 Lauterbach 都是 RISC-V 基金会的活跃成员，并且在日益成长的 RISC-V 生态系统中均有上佳记录。在 2017 年 10 月，Lauterbach 宣布其 TRACE32 工具集可为 SiFive 的 E31 和 E51 RISC-V 内核 IP 提供调试功能。同样在 2017 年，UltraSoC 开发了一个处理器跟踪规范，并将其作为开源规范的一部分提供给 RISC-V 基金会采用。今年 1 月，UltraSoC 宣布其用于 32 或 64 位设计的 RISC-V 跟踪编码器解决方案的全面上市。
UltraSoC 和 Lauterbach 将在“2018 世界嵌入式大会”（Embedded World 2018，德国纽伦堡，2 月 27 日–3 月 1 日）上展出其解决方案。
• Lauterbach 展位号为 4 号厅 210 展位。
• UltraSoC 将在 RISC-V 基金会展位上参展，展位号为 3A 厅 419 展位。
• UltraSoC 的首席执行官 Rupert Baines 将于 2 月 27 日（周二）上午 10 点发表演讲。这场演讲将成为展会 RISC-V 课程的一部分，该课程是大会主会议中为期一天的、专注于 RISC-V 的讨论和报告。
关于UltraSoCUltraSoC是一家系统级芯片（SoC）内部分析和监测技术引领性开发商，这些SoC驱动了当今的电子产品。公司的嵌入式分析技术支持产品设计人员去添加先进的信息安全防范、功能安全性和性能调优功能；它可力助解决诸如不断增加的系统复杂性和不断缩短上市时间等关键问题。UltraSoC的技术在消费电子、计算和通信行业内以半导体IP和软件的形式交付给客户。本篇完
页:
[1]