莱迪思推出软件解决方案Propel，加速FPGA应用开发
本帖最后由 小飞飞 于 2020-8-26 09:17 编辑全球领先的低功耗可编程器件供应商莱迪思半导体公司（NASDAQ：LSCC）今日宣布，推出全新软件解决方案 Lattice Propel™，以加速开发基于莱迪思低功耗、小尺寸 FPGA 的独特应用。Propel 设计环境包括了完善的 IP 库（包括 RISC-V 处理器核和各类外设 IP），可轻松实现组件安装，让不同水平的开发人员都能快速轻松地设计基于莱迪思 FPGA 的应用。Propel 为通信、计算、工业、汽车和消费电子市场的开发人员实现了应用开发的自动化。
为了在更复杂的系统中利用 FPGA 的并行处理能力，设计人员在首次采用 FPGA 进行设计时，需要灵活、易于使用的设计解决方案，最好能够集成所有必需的设计软件和 IP，且简单易上手。 Lattice Propel 开发工具采用按构造逐步校正（correct-by-construction）设计方法，可自动执行大部分设计流程，从而简化整体系统开发。Lattice Propel 将系统硬件和软件设计结合到一个工具框架中，因此软件开发人员可以在硬件准备就绪之前就开始创建系统软件，更快地将产品推向市场。
莱迪思半导体技术经理 Gianluca Mariani 表示：“莱迪思提供了完善的设计环境，支持诸如 RISC-V 之类的开放标准，客户可利用我们丰富的处理器 IP 生态系统而无须购买专利技术和标准。当 Lattice Propel 设计环境结合 FPGA 的可重新编程特性，升级现有硬件和软件来支持新兴技术和行业标准就变得相当容易，如平台固件保护恢复（PFR）标准。随着 Lattice Propel 的发布，我们在小尺寸、低功耗嵌入式解决方案的全新路线图上迈出了重要一步。”
莱迪思半导体高级产品经理 Roger Do 表示：“Propel 设计环境的发布表明莱迪思致力于不断为开发人员提供完整软件解决方案，以简化和加速基于莱迪思 FPGA 的低功耗应用的开发。FPGA 开发新人也可以通过 Lattice Propel GUI 轻松地将 IP 模块从莱迪思 IP 库拖放到他们的设计中，简化设计流程；然后，该工具将自动完成设计布局以纳入新 IP。而经验丰富的开发人员可以使用 Propel 的脚本编辑，进行更精细的设计优化，或者快速更新现有设计，将其移植到之后采用基于莱迪思 FPGA 的系统中。”
Lattice Propel 设计环境的主要内容包括：
[*]莱迪思 Propel Builder——Propel Builder 是由一套完整的图形和命令行工具支撑、包括丰富资源的系统 IP 集成环境。客户可以通过它访问莱迪思完善的、定期更新的 IP 服务器，从而在基于莱迪思 FPGA 的设计上快速应用新 IP。截至今天，该服务器目前提供八个处理器和外设 IP 核，包括符合 RISC-V RV32I 的处理器核。莱迪思是首个在简单的拖放式系统构建环境中提供 RISC-V 支持的基于 SRAM 和闪存的 FPGA 的供应商。为了简化对复杂系统中 IP 的连接和管理，莱迪思 Propel Builder 提供的所有 IP 核均符合 AMBA 片上互连规范。
[*]莱迪思 Propel SDK——为进一步加速在 Propel 设计环境中的设计实现，Lattice Propel SDK 可以在硬件准备就绪之前就开始开发系统软件。Propel SDK 包括了行业标准的软件开发工具、软件库和板级支持包，便于开发人员快速、轻松地构建、编译、分析和调试其应用软件。
Lattice Propel 设计环境现已向客户提供。本篇完，感谢关注：RISC-V单片机中文网
页:
[1]