SiFive推出业内首颗5纳米RISC-V芯片
本帖最后由 sky 于 2021-4-16 15:13 编辑SiFive 在2021年4月14日 周二 表示，其OpenFive部门已成功 采用台积电（TSMC）的N5工艺技术tape out了该公司的首个片上系统（SoC）。该SoC可用于AI和HPC应用，并可由SiFive客户进一步定制以满足他们的需求。同时，该SoC的元件无需任何费力即可获得许可并用于其他N5设计。
据介绍，该SoC包含32位的CPU内核 SiFive E76，能够用于AI，微控制器，边缘计算以及其他不需要全精度的相对简单的应用。它使用适用于2.5D封装的OpenFive的D2D（die-to-die）接口以及OpenFive的高带宽内存（HBM3）IP子系统，该子系统包括一个控制器和PHY，支持高达7.2 Gbps的数据传输速率，允许高吞吐量的存储器为计算密集型应用（包括HPC，AI，网络和存储）中的DSA加速器提供数据。OpenFive的低功耗，低延迟和高度可扩展的D2D接口技术可通过使用2.5D封装中的有机基板或硅中介层将多个die连接在一起来扩展计算性能。
该公告是SiFive和OpenFive的里程碑，因为该SoC是业内首款使用5nm节点制造的RISC-V芯片。同时，该公告还包含两个有趣的事实。第一个当然是OpenFive对HBM3解决方案的实施及其相当大胆的数据传输速率预期（与当今最快的HBM2E相比，是2倍）。第二个是用于小芯片的OpenFive D2D接口，该接口使用具有时钟转发架构的16 Gbps NRZ信号，每个通道包含40个IO，并提供高达?1.75Tbps / mm的吞吐量。
我们清楚地认识到，当前的设计几乎不会“按原样”使用，但是对构建用于AI或HPC应用的高性能5nm RISC-V SoC感兴趣的各方可以将其作为基本设计，并为其配备自己的或第三方的产品IP（例如，定制加速器，具有FP64的高性能内核等）。
另外，该方案的另一个重要意义就是我们可以使用台积电的N5节点实现SoC的所有三个关键组件——E76内核，D2D接口及其物理实现（包括内置PLL，可编程输出驱动器和链路训练状态机），以及HBM3内存解决方案（控制器，I / O，PHY）—这些都可以单独获得许可。
流片意味着该芯片的文档已提交给TSMC制造，这实际上意味着SoC已成功进行了仿真。预计将在2021年第二季度获得芯片。
完
页:
[1]