新ちゃん 发表于 2020-10-9 08:55:59

地位堪比光刻机!国产EDA/IP有哪些“排头兵”?

本帖最后由 新ちゃん 于 2020-10-9 08:57 编辑

在芯片的生产环节中,EDA 工具与 IP 设计均不涉及芯片的实际生产制造,但作为芯片设计领域的第一环,EDA工具/IP核的技术进展直接影响芯片产业的发展速度,是国产芯片崛起极为关键的一环,重要性堪比光刻机。

由芯师爷主办、深福保集团冠名、贸泽电子提供独家礼品赞助的“2020 硬核中国芯”评选活动,以表彰国内优秀半导体企业,激励国产企业加大IC产品与技术研发力度。本次评选中,有6家企业入选“硬核中国芯——2020年度国产EDA/IP评选”,本文盘点了入选企业的EDA工具和IP设计产品,为市场提供优质国产芯片软件选型。
超低功耗BLE5.2射频IP

所属企业:锐成芯微(ACTT)
本产品支持BLE5.2协议,可实现NF=6dB(-97dBm sensitivity),以及6dBm 输出功率。功耗低至Rx=6mW,Tx=7mW@0dBm。形成的芯片产品经过国际一流客户大量量产,在产品稳定性和兼容性方面得到很好的保证。
价格竞争力:本产品基于CMOS工艺实现,无需特殊工艺,也无需DNW等特殊器件,整个设计采用1P5M,而 面积低至0.5 mm²。为客户集成该产品后的市场成本提供极具竞争力的优势。
技术创新:产品采用创新的设计架构,内置Balun,且无需外置电阻匹配网络,在确保性能和低功耗特性的同时,成为业界最小面积的BLE IP。
客户服务:基于ACTT多年的IP服务经验和低功耗IP技术积累,可向客户提供完整的BLE IP解决方案。除BLE IP的完整Designkit外,ACTT可提供BLE的工艺迁移和产品个性化定制。并且配合BLE提供协议栈技术支持,应用软件支持等一揽子服务。ACTT的低功耗模拟IP,eNVM IP和接口类IP,同BLE IP一起构成平台化IP解决方案,支持各类CPU架构,客户可通过挑选和裁剪这些IP,来快速构成自己所需的规格,基于ACTT的系统集成经验,可极大降低设计风险,节约开发成本,缩短上市时间。
市场销量:BLE IP在55nm已持续供应客户出货多年,支持海内外应用大客户多家。基于40nm设计的BLE IP,一经推出即或客户采用,同时28nm也已同客户合作并已开展设计。
高云云源Ⓡ软件逻辑综合工具GowinSynthesis1.9.6
所属企业:高云半导体
高云云源Ⓡ软件逻辑综合工具GowinSynthesis1.9.6 支持Verilog/SystemVerilog、VHDL混合设计输入,支持超大规模设计,提供业界领先的FPGA物理综合解决方案,使之综合结果质量提升10%,综合效率提升20%;
价格竞争力:目前购买高云FPGA芯片免费提供高性能综合工具的license;
技术创新:完全国产自主EDA工具,性能超越国际知名品牌的同类产品,为复杂可编程逻辑设计提供了优秀的HDL综合解决方案;
客户服务:结合高云云源Ⓡ设计软件,易于使用和Debug,高云提供原厂技术支持,确保客户服务质量;
市场销量: 自GowinSynthesis随高云云源Ⓡ软件1.9.0发布(2019年2月)以来,在编译质量和用户体验上受到了客户的充分认可,GowinSynthesis已作为高云全系列FPGA芯片开发的默认首选综合工具。      

华夏芯64位多核处理器IP GPTX2 CPU
所属企业:华夏芯
GPTX2 CPU是华夏芯完全自主知识产权的多核处理器IP,支持从单核到四个GPTX2 CPU内核的处理器集群。GPTX2 CPU内核是基于RISC架构的64位超标量处理器,拥有高度优化的3发射流水线,支持混合分支预测和乱序猜测执行。非一致的寄存器堆使超标量流水线能运行到更高的主频,在编译器技术的辅助下,可以对处理器的许多功能部件起到加速的作用。
GPTX2架构基于先进工艺设计,提供业界领先的性能和能效比,适合于辅助驾驶系统(ADAS)、机器人、AR/VR、智能监控、边缘计算等嵌入式领域的高性能并行计算应用。
AGP2122 NB-IOT/GNSS Transceiver RFIP

所属企业:旋极星源
AGP2122是旋极星源自主研发的国内首款成功商用授权的5G NB-IOT/GNSS双模Transceiver RFIP,具有以下创新点:
1.支持NB-IOT/GNSS双模,兼容3GPP R15 FDD标准,支持R15标准FDD频段,支持GNSS导航频率(L1,B1,E1);
2.采用低中频接收机和极坐标发射机结构(Polar Transmitter),实现超低功耗设计;
3. 接收通道和发射通道的低通滤波器和VGA采用分时复用的方式,以节省芯片面积,大幅简化了电路设计,降低了成本;
4. 收发通道都支持IQ幅度及相位平衡度校准,以提高接收镜像抑制度和降低发射EVM。
5. 集成高线性度的功率放大器,降低系统应用成本。
6. 集成DCXO,降低系统应用成本。
AGP2122接收功耗只有同类RFIP的60%,面积只有同类RFIP的70%,更是国内目前唯一集成了23dBm CMOS PA的5G NB-IOT/GNSS双模Transceiver RFIP,目前已成功授权给国内知名客户和欧洲市场,量产出货超过百万颗。

芯来600系列 RISC-V 处理器
所属企业:芯来科技
芯来600系列RISC-V 处理器完全由芯来科技本土团队自主开发设计,与既往产品一样采用稳健的企业级Verilog代码构建,可进行完整溯源和归零,保障用户使用的可靠和安全。瞄准AIoT边缘计算实时控制以及需要完整操作系统支持的高性能嵌入式应用,适用于人工智能、存储、智能电视、宽带网关等应用场景。
性能:支持RV64IMACFDP支持用户模式和PMP支持硬件乘除法器可配置任意大小的指令缓存(I-Cache),具有ECC功能可配置任意大小的数据缓存(D-Cache),具有ECC功能可配置任意大小的ILM和DLM提升性能和实时性可配置用户自定义指令接口可配置AHB-Lite私有外设计接口可配置从接口可配置快速I/O接口可配置时序提升可配置MMU可配置SIMD DSP单元可配置硬件单精度浮点单元可配置监督模式和可信执行环境TEEDhrystione标准跑分为1.7DMIPS/MHzCoreMark跑分为3.03CoreMark/MHz
软生态支持:600系列处理器完整支持芯来科技软件平台NSP(Nuclei Software Platform),NMSIS是为芯来科技RISC-V处理器定义的厂商无关的硬件抽象层,定义了通用工具接口并提供持续的处理器设备支持,以及简洁的处理器和外设的软件访问接口API。采用NMSIS框架,可以大幅提升应用软件的复用性,缩短RISC-V微处理器开发者的学习时间,缩短基于芯来内核IP的新产品的上市时间。
Nuclei SDK是专为基于芯来科技Nuclei处理器内核的SoC开发的软件开发包。Nuclei SDK以NMSIS为基础进行开发,提供NMSIS上的所有功能,包括NMSIS-Core,NMSIS-NN,NMSIS-DSP。Nuclei SDK提供裸机(Bare-metal)以及实时操作系统(FreeRTOS,μC/OS-II)开发环境。
工具链支持:芯来科技在提供完备Nuclei Studio及蜂鸟调试器的同时,目前已全面支持SEGGER的Embedded Studio和J-Link 工具;Lauterbach的Development Tool以及TRACE32®调试器;IAR的开发环境及调试工具。
FPGA评估套件:芯来科技定制了基于Xilinx XC7A200T FPGA的专用硬件开发板和专用JTAG调试器,以便于600系列用户能够快速的移植处理器内核产品以及配套的MCU原型SoC。

ANX2403超低功耗全高清嵌入式DisplayPort™1.4(eDP)定时控制器(TCON)

所属企业:硅谷数模
ANX2403是硅谷数模在低功耗工艺、内嵌触控技术和高动态范围(HDR)技术方面的综合能力的产物,其功耗迄今为止业界最低,不仅图像性能提高,而且实现纤薄边框设计,既降低了显示面板制造商的成本,也使其面板更为轻薄。
这颗TCON是业界最低功耗的全高清eDP时序控制器,采用28nm工艺技术,将全高清60Hz功耗降至60mW。其功耗较40nm工艺技术降低35%,而较55nm工艺技术则降低50%以上,成为业界功耗最低的定时控制器。此外ANX2403还支持英特尔的低刷新率(LRR)和PSR2,可进一步降低功耗。低功耗的实现,里面有很多不同的维度。工艺制程的提升是最主要的影响。
另外我们也通过PSR给系统带来了功耗的进一步降低。PSR是一种自刷新技术,在这种技术的加持下,TCON内部会有个buffer用于保持图像显示,不需要再从前端接收视频数据。如果是静止的图像,GPU就能进入低功耗状态,eDP主链接关闭;即便是动态画面,可能仍然存在多个帧内容不变的情况,所以也可以节约功耗。后来的PSR2,则进一步实现仅传输修改后的画面区域,即选择性传输。
除了前面提到的工艺、PSR带来的功耗表现更好,“还有一点,DisplayPort的传输速度是比较高的。ANX2403用的是eDP 1.4——在eDP的实现上,硅谷数模本身就有一些实现低功耗的独门秘籍,所以不管是55nm,还是28nm,我们都能保持比竞争对手更低的功耗。

亿灵犀eLinkSeas 06 eFPGA IP核

所属企业:中科亿海微
eLinkSeas采用高性价比LUT4的逻辑单元结构,可支持640~92000个逻辑单元典型集成范围, 集成基于4Kbit大小的可编程块存储器BRAM单元,可实现不同位宽模式、不同时钟模式的各类RAM、ROM、Shift Register和FIFO,集成数字信号处理DSP资源,可支持9×9、18×18、36×36乘法、加减、累加和求和等运算,可根据需求提供灵活可变的pin密度,典型pin密度为240对输入输出Pin@1000LUTs,典型静态电流低至0.3mA@1000LUTs,时钟频率可达500MHz以上。与国外头部企业最先进的同节点产品相比,在pin密度、功耗、定制设计服务、集成灵活度等方面上遥遥领先。
价格竞争力:与国外头部eFPGA提供商对应IP核产品相比,价格低于其1/4。
技术创新:首款基于国产先进工艺的eFPGA IP核,首次开创自主“阵列规模/计算资源用户自定义”编译技术(已申请多项中国发明专利及软件著作权),可针对不同用户应用需求,快捷定制生成不同资源、版图物理尺寸和形状的嵌入式FPGA IP核,填补了我国自主工艺eFPGA 上的空白,树立了国产工艺自主eFPGA IP核产品的标杆。
客户服务:拥有成熟的具有eFPGA 软硬件编译技术,在确定规格条件下,为SoC用户在1~2个月时间内提供所需GDS和相关文件,比国外对标产品 3~6个月的设计周期大幅度缩短。并可依托已有技术优势,为用户提供面向不同应用需求的定制可编程电路模块及“版图-晶体管-电路-系统”级完整解决方案,如面向高可靠性需求的加固IP核,面向深度学习的卷积运算加速核、面向高通量数据信号处理的矩阵运算加速模块等。全程贴合支持客户集成开发,被客户评价为“国内最标准的eFPGA IP 提供商”。
市场销量:eLinkSeas eFPGA IP核目前已授权国内多家SoC用户单位,并为其提供集成完整解决方案,其中多家SoC芯片将于年底或明年年中流片,IP核保守估算年度销售额可达千万以上。

页: [1]
查看完整版本: 地位堪比光刻机!国产EDA/IP有哪些“排头兵”?